高温成膜したチタン酸バリウムストロンチウム薄膜を用いた可変容 量の集積化プロセス

 森脇
 政仁<sup>†</sup>
 掘露伊保龍<sup>††</sup>
 門田
 道雄<sup>††</sup>
 江刺
 正喜<sup>†††</sup>

 田中
 秀治<sup>†a)</sup>

Integration Process of Variable Capacitors Using Barium Strontium Titanate Thin Film Deposited at High Temperature

Nobuyoshi MORIWAKI<sup>†</sup>, Ivoyl P. KOUTSAROFF<sup>††</sup>, Michio KADOTA<sup>††</sup>, Masayoshi ESASHI<sup>†††</sup>, and Shuji TANAKA<sup>†a)</sup>

あらまし チタン酸バリウムストロンチウム (BST) を用いた可変容量を集積回路上に形成するために,別の Si 基板に成膜した BST をポリイミドを介して集積回路基板に接合し,Si 基板をエッチングで除去することに よって BST 膜を集積回路基板にトランスファする集積化プロセスを開発した.誘電率可変特性に優れる BST は 高温で成膜しなくてはならないが,このトランスファ法によって耐熱性の低い基板上でも BST 膜を利用できる. プロセスの途中で BST 膜が SF<sub>6</sub>/Ar プラズマにさらされると,BST 膜表面に誘電率の低い Ba と Sr のフッ化 物が形成され,BST 膜の見かけ上の誘電率が低下することが分かった.この問題について実験的検証と考察を行 い,BST 膜の劣化を防ぐプロセスを構築し、ダミー回路基板上に BST 可変容量を作製した.

キーワード チタン酸バリウムストロンチウム (BST), 可変容量, トランスファ法, プラズマダメージ

## 1. まえがき

論

T.

無線通信応用では、周波数可変やインピーダンス整 合のために可変容量が必要である.現在、可変容量と して pn 接合に逆バイアス電圧をかけて容量を変化させ るバラクタダイオードが利用されているが、Q 値が低 いため用途が限られる.例えば、可変 SAW (surface acoustic wave)フィルタを可変容量を用いて構成す る場合、そのQ値が挿入損やカットオフ特性に影響 する.一方、Q 値に優れた可変容量としては、エア ギャップを機械的に変化させる MEMS (micro electro mechanical systems) 可変容量があり, 可変 SAW フィ ルタへの適用例も報告されている [1]. しかし, エア ギャップは典型的には 1~3 µm 程度で,当然,誘電率 は 1 であるので,容量を大きくすると面積が過大にな る. これはデバイス小形化の観点から問題であるだけ ではなく,応力によって構造体が変形しやすくなるこ とからも問題である.また,MEMS 可変容量のアク チュエータとして静電方式を用いた場合,プルインの ため電圧制御できるのはエアギャップの 3 分の 1 まで で,アナログ的な容量変化幅はたかだか 150%である.

強誘電体材料であるチタン酸バリウムストロンチウ ム (BST) は,電界印加によって誘電率が大きく変化 する材料 [2]~[5] で,1300%にも達する可変幅も報告 されている [6].また,他の強誘電体材料と比較して, BST は高周波領域でも誘電正接 (tan δ) が小さく,つ まり可変容量を構成した場合,Q 値が比較的高く,し かも非鉛材料であるために環境に優しい.したがって, BST を用いた可変容量は,フィルタやアンプと組み 合わせて,周波数可変やインピーダンス整合といった 機能を実現するのに適している.また,BST の誘電

<sup>†</sup> 東北大学大学院工学研究科, 仙台市

Graduate School of Engineering, Tohoku University, 6-6-01 Aza Aoba, Aramaki, Aoba-ku, Sendai-shi, 980-8579 Japan <sup>††</sup> (株) 村田製作所技術·事業開発本部, 野洲市

New Technology & Products Development Group, Murata Manufacturing Co., Ltd., 2288 Oshinohara, Yasu-shi, 520– 2393 Japan

<sup>\*\*\*\*</sup> 東北大学原子分子材料高等研究機構,仙台市 WPI-AIMR, Tohoku University, 6-6-01 Aza Aoba, Aramaki, Aoba-ku, Sendai-shi, 980-8579 Japan

a) E-mail: tanaka@mems.mech.tohoku.ac.jp

率は数百程度であり、可変容量の小形化という点でも MEMS 可変容量と比較して有利である.

しかし,誘電率可変能に優れる BST は,成膜に 600°C 程度の高温を要するため,そのような高温加熱 が許される基板,典型的にはベアのサファイア基板や Si 基板にしか成膜できない.様々な応用を考えると, BST を集積回路,樹脂(フレキシブル回路),圧電材 料などの上で利用したいが,そのためには,いったん, 別の基板に成膜した BST を所望の基板やデバイスに 移す(トランスファする)方法が考えられる.これま でに,Si 基板に成膜した BST をポリイミドシート[7], LiNbO3 基板[8],及び液晶ポリマシート[9]にトランス ファし,可変容量を作製した研究が報告されている.

本研究では,標準的な集積回路基板に BST 可変容 量をトランスファ法によって形成する技術を開発した. そのために,別の Si 基板に成膜した BST を樹脂を介 して集積回路基板に接合し,Si 基板を除去した上で集 積回路と電気的に接合する工程が必要であるが,この ような集積化プロセスはこれまでに報告されていない.

# 2. プロセス開発とデバイス試作

## 2.1 試作デバイスの構造

図1に試作デバイスの構造を示す.可変容量は MIM (metal-insulator-metal)構造を有し,BST 薄膜の下 部電極(図中 B)を通じて二つの MIM 構造が直列に 接続されている.可変容量と基板とは樹脂によって接 合され,可変容量の上部電極(同 A)と基板上の薄膜 配線とが,樹脂に形成された開口部を介して Au めっ きで接続されている.本研究の目的は,BST 可変容量 の集積化プロセスを開発することにあるので,集積回



路基板の代わりに,酸化膜付き Si 基板に Cr/Pt/Au の薄膜配線を形成したもの(ダミー回路基板)を用い た.ただし,同様のプロセスを集積回路基板上で行っ ても集積回路が損傷しないように,集積化プロセスの 最高温度は 350°C とした.

#### 2.2 集積化プロセス

2.2.1 集積化プロセスの概要

図 2 に集積化プロセスの大まかな流れを示す. Si 基 板に BST を高温成膜し,後に下部電極となる電極を 形成した後,接合用樹脂を塗布する (2.2.2 で詳述). 別途,ダミー回路基板を用意し,同様に接合用樹脂を 塗布する (2.2.3 で詳述).両基板を重ね,力と熱を加 えながら接合する.BST 側の Si 基板をエッチングで 除去し,BST 薄膜をダミー回路基板にトランスファ する.BST 薄膜の表面に上部電極を形成し,接合用 樹脂に穴を開けて上部電極とダミー回路基板とを接続 する (2.2.4 で詳述).なお,この段階で接合用樹脂を O<sub>2</sub> プラズマアッシングによって除去すれば,BST の MIM 構造が自己支持された構造が得られるが,これ は赤外線センサに利用可能である.

2.2.2 BST の成膜とパターニング

図 3 に具体的な工程を示す. 同図の a-1~3 が BST 成膜用 Si 基板の工程である. 500 µm 厚の (100) Si 基 板に拡散防止層となる 50 nm 厚の SiO<sub>2</sub> を熱酸化に



Fig. 2 Concept of BST integration process using transfer method.





よって形成し、その上に 10 nm/100 nm 厚の TiO<sub>x</sub>/Pt を成膜する. TiO<sub>x</sub> は SiO<sub>2</sub> と Pt との密着層であり、 高周波マグネトロンスパッタ法によって 200°C で成 膜する. Pt は BST を配向させるためのシード層であ り、同様に 550°C で成膜する. Pt は (111) に配向し、 その上の BST も (111) に優先配向する. BST も高周 波マグネトロンスパッタ法によって成膜する (a-1). 成 膜温度は 650°C, 膜厚は 120 nm である. BST ター ゲットにおけるチタン酸バリウム (BTO) とチタン酸 ストロンチウム (STO) との比は 7:3 であるが、これ は可変容量に適した比といわれている.

BST 表面に後の下部電極を形成するが,イメージ リバーサルフォトレジスト (AZ5214E, AZ エレクト ロニックマテリアルズ)を用いたリフトオフ法を利 用する.下部/上部電極の材料は,可変容量としては Pt がよく用いられるが,本実験では赤外線センサへ の応用も想定し,NiCr としている.BST 膜のパター ニングは,ポジフォトレジスト (OFPR-800,東京応 化工業)をマスクに用いて,反応性イオンエッチン グ (reactive ion etching, RIE)によって行う (a-2). RIE 装置は平行平板型 (L-201D-L,キヤノンアネル バ)であり,基板ステージは 7~10°C に水冷されて いる.RF パワーは 100 W/φ3″,エッチングガスは Ar/CHF<sub>3</sub> (34 sccm/6 sccm), プロセス圧は 5 Pa であ る. この条件で, BST のエッチレートは 3 nm/min, BST/フォトレジストの選択比は 0.1 である.

接合用樹脂として感光性ポリイミド(UR-3100E, 東レ)をスピン塗布する.このときポリイミド液の粘 度が高いため,基板端部に液が溜まり,その部分のポ リイミドが厚くなる.このエッジビードは後の基板接 合に不都合なので,基板端部を除いて感光し,現像に よって基板端部のポリイミドを除去する.その後,N<sub>2</sub> 雰囲気,350°Cでポリイミドをでスルキュアし,その上 に,もう1層ポリイミドを同条件で塗布し,フルキュ アする.ただし,2層目のポリイミドはパターニング しない.その結果,エッジビードのない接合樹脂層が 得られ,中央部分の厚さは3μmになる(a-3).

2.2.3 ダミー回路基板の作製

図 3 の b-1, 2 がダミー回路基板の工程である. 500  $\mu$ m 厚の (100) Si 基板を酸化し, 50 nm 厚の SiO<sub>2</sub> を形成する.その上に, 10 nm/10 nm/100 nm 厚の Cr/Pt/Au からなる薄膜配線を,イメージリバーサル フォトレジストを用いてリフトオフ法によって形成す る (b-1). Cr は密着層, Pt は拡散防止層である.

ダミー回路の裏側に後の接合 (c-1) で基板同士を位 置決めするためのアラインメントマークを形成する. アラインメントマークは光学顕微鏡で視認できれば何 でもよいが,ここでは, Si 基板を RIE によってわずか に窪ませて形成する(基板の端部に形成するため図 3 では省略されている).その後,既に述べた方法でダ ミー回路基板の表面に接合用ポリイミドを塗布する.

**2.2.4** BST 薄膜のトランスファと可変容量の作製

BST を成膜した Si 基板とダミー回路基板とを,マ スクアライナ (MA6, Süss MicroTec)を用いて位置 決めし,ウェーハ接合装置 (SB6e, Süss MicroTec)を 用いて真空中で 900 kPa の接合圧を加えて 350°C に 加熱し,1時間保持して接合する (c-1).接合条件は文 献[10]に基づいて決めたが,均一に接合するためには, 接合前にポリイミドをフルキュアしておくことが鍵で ある.ポリイミドをフルキュアせずに接合すると,イ ミド化の際に発生する水分によってボイドが発生する.

基板接合後,BST を成膜した Si 基板を除去し,BST 膜をダミー回路基板にトランスファする.Si 基板のほ とんどを SF<sub>6</sub>を用いた RIE によって除去し,残った Si を XeF<sub>2</sub> ガスエッチングによって除去する.これは, RIE 時,エッチレートの不均一性によって Si が完全に 除去された部分とそうでない部分とが生じるが,その まま RIE を続けるとイオン衝撃で下層にダメージが入 るためである.なお,RIE は研削・研磨に換えること もできる.この状態で、ダミー回路基板表面にはシー ド層である Pt/TiO<sub>x</sub> が露出している.本来,TiO<sub>x</sub> は XeF<sub>2</sub> によってエッチングされるはずであるが、この TiO<sub>x</sub> は高温プロセス中の拡散によって純粋な TiO<sub>x</sub> になっていないので、Pt上に残る.シード層を既出の 平行平板型 RIE 装置で SF<sub>6</sub>/Ar (30 sccm/3 sccm)を 用いてエッチングし、完全に除去する (c-2).4.で述 べるが、この工程は改善する必要がある.

次に、ポリイミド層に RIE によって可変容量とダ ミー回路基板とを接続するための開口部を形成する. そのマスクとして、200 nm 厚の Al を成膜し、フォト エッチングによってマスクパターンを形成する. 既出 の平行平板型 RIE 装置で O<sub>2</sub>/CF<sub>4</sub> (32 sccm/8 sccm) を用いてエッチングする. なお、Al マスク形成前の 状態のように、基板上に屈折率の異なる誘電体多層 膜が存在すると、そこからの多重反射によってフォト リングラフィが困難になり、そのような場合、BARC (bottom anti-reflection coating) が必要になる. こ の点から、リフトオフ法ではなく、Al を全面成膜し、 フォトエッチングによってマスクを形成する方がよい. ポリイミド層の RIE 後、Al マスクを剥離する.

形成したポリイミドの開口部を Au めっきで埋め. 電気的接続部とする.めっきに先立ち、シード層と なる 100 nm 厚の Cu を全面成膜し、ポジフォトレ ジスト(OFPR-800,東京応化工業)を用いてめっ きしない部分を覆う. 市販のノンシアン Au めっき 液 (MICROFAB Au310, 日本エレクトロプレーテ ィング・エンジニヤース)を用いて,50°Cの浴温, 0.4 A/dm<sup>2</sup>の電流密度で 20 分間めっきし,約 3 μm の膜厚を得る.不要なシード層をエッチングした後, 可変容量の上部電極(30 nm 厚 NiCr)をリフトオフ 法によって形成する (c-4). 最後に, 不要なポリイミ ドを O<sub>2</sub> プラズマアッシングによって除去する (c-5). この際、長時間アッシングすることで可変容量の下の ポリイミドも除去し、自己支持構造を得ることもでき る. ただし、MIM 構造に狭い間隔で穴を開け、そこ を通してアッシングが進むようにしなければ、非現実 的に長い時間が必要である.

# 3. 試作結果と考察

#### 3.1 試作結果

成膜した BST の X 線回折スペクトルを図 4 に示







図 5 作製した BST 可変容量 Fig. 5 Completed BST variable capacitor.

す. 高温スパッタ成膜によって (111) に優先配向して いることが分かる.図5に作製したBST 可変容量を 示す.その容量可変特性を、LCRメータ (HP 4284A) を用いて、周波数20kHz、常温で評価した.測定結 果を図6に示す. 横軸は印加直流電圧をBST 膜厚で 割った印加電界である.2.2.2に述べた方法で成膜し たBST にリフトオフ法でPt 電極を形成しただけの ものは、膜厚方向に電界を印加すると誘電率が低下し、 150 kV/cm<sup>2</sup>の印加で誘電率は約半分になる.BST 膜 厚が 120 nm なので、印加電圧は 1.8 V であり、標準 的な集積回路によって制御できる.

一方,作製した可変容量は,電界印加によって容量 が減少する傾向を示すものの,成膜直後のBSTと比 べると,その誘電率が大幅に低下した.可変容量の 電圧非印加時の容量をBSTの比誘電率に換算すると 約70となり,成膜直後の約550と比べて1/8程度に なっている.以上のことから,上述の集積化プロセス



図 6 作製した可変容量と電極を形成しただけの BST 膜 の比誘電率と誘電正接の印加電界依存性

Fig. 6 Electric field dependency of dielectric constant and  $\tan \delta$  of variable capacitor and asdeposited BST film.

によって可変容量の形状を作製できることは実証でき たものの,BST の劣化を引き起こす工程があること が分かった.

#### 3.2 BST 劣化に関する考察

RIE にさらされた BST 表面は損傷を受け、その誘 電率や耐電圧が低下し、漏れ電流が増えることが知ら れている [11], [12]. 具体的な損傷は、プラズマからの 紫外線とイオン衝撃による結晶構造の破壊、あるいは ハロゲン化物への変質である.文献 [12] では、成膜直 後に厚さ 300 nm の BST 膜の比誘電率が 240 であっ たのに対して、CF<sub>4</sub>/Ar (20%/80%)を用いて 1 分間, RIE 後、130 に低下したと報告されている.ここで、 RIE による変質層の厚さを仮定すると、その比誘電率 を次の式から見積もられる.

$$\varepsilon_{\text{etched}} = \frac{\varepsilon_{\text{D}}\varepsilon_{\text{N}}}{\varepsilon_{\text{D}}h_{\text{N}} + \varepsilon_{\text{N}}h_{\text{D}}}(h_{\text{N}} + h_{\text{D}})$$
(1)

ここに  $\varepsilon_{\text{etched}}$  は RIE 後の見かけの比誘電率,  $\varepsilon_{\text{N}}$ ,  $\varepsilon_{\text{D}}$  はそれぞれ正常層,変質層の比誘電率,  $h_{\text{N}}$ ,  $h_{\text{D}}$ はそれぞれ正常層,変質層の膜厚である.ここで,  $h_{\text{D}} = 10 \,\text{nm}$  を仮定して上の例で  $\varepsilon_{\text{D}}$  を見積もると,  $\varepsilon_{\text{D}} = 9$ となる.

本研究でも、図3(c-2)の工程でシード層のPt/TiO<sub>x</sub> をSF<sub>6</sub>/Arを用いて RIE した際、同様の損傷が BST に生じた可能性がある.ここで、 $h_D = 10$  nm、 $\varepsilon_D = 9$ を仮定すると、式(1)から $\varepsilon_{\text{etched}} = 92$ が得られ、こ れは測定された比誘電率70と同程度である.このこ とから、薄い BST 膜では、極薄い表面層が RIE 等に よって変質しても、見かけの誘電率が大きく低下する ことが分かる.

### 4. プロセス改善のための検討

## 4.1 BST 変質の検証実験

上述の検討から、比誘電率低下の原因として、 SF<sub>6</sub>/Ar を用いた RIE によって BST 表面に低誘電 率層が形成されたことが疑われる.そこで、この仮定 を検証するための実験を行った.

4.1.1 実験方法

可変容量を作製したときと同様に (2.2.2 を参照), Si 基板に TiO<sub>x</sub>/Pt のシード層を形成し, 200 nm 厚の BST を成膜する. 初期状態として,その表面を XPS (X-ray photoelectron spectroscopy) によって分析す る. その後, 100 nm 厚の Pt 電極をリフトオフ法に よって形成し,比誘電率の印加電界依存性を評価する.

次に、上述の Pt 電極を、図 3 (c-2) の工程と同様に SF<sub>6</sub>/Ar を用いた RIE によって除去し、その表面を XPS によって分析する.また、比較試料として、Pt 電極を Ar のみを用いてスパッタエッチングした試料 も用意する.それらの上に、再びリフトオフ法によっ て Pt 電極を形成し、比誘電率の印加電界依存性を評 価する.

4.1.2 実験結果

図7にXPSの結果を示す.SF<sub>6</sub>/Arを用いた RIE の後、成膜直後のBSTには見られなかったFのピー クが現れた.また、BSTを構成する金属元素につい てRIEの影響を見ると、表面においてBaは増え、Sr は増減せず、Tiは減っていることが分かる.BSTの RIEでは、TiはFラジカルと反応して、蒸気圧の高 いフッ化物となって揮発する.一方、蒸気圧の低いBa とSrのフッ化物はそのままでは揮発せず、Arイオン によってスパッタエッチングされるものの、表面に残 りやすいと考えられる.上述のXPS 結果はこの RIE の原理を支持するものであり、RIE 後の表面にBaと Srのフッ化物が存在することを示唆している.

図 8 に, SF<sub>6</sub>/Ar を用いた RIE 後 (a), 及び Ar ス パッタエッチング後 (b) の比誘電率の印加電界依存性 を,BST の成膜直後,つまりエッチング前のそれと比 較して示す.図 8 (a) から分かるように,RIE によっ て比誘電率が減少しており,これは **3.1** に述べた試作 結果と一致する.一方,図 8 (b) に示すように,Ar ス パッタエッチングによっては比誘電率が増加した.

#### 4.1.3 考 察

以上に述べた結果と **3.2** に述べた考察を合わせ,以下のように結論できる.SF<sub>6</sub>/Ar を用いた RIE にさら



図 7 SF<sub>6</sub>/Ar を用いた RIE 前後での BST 膜の XPS の 結果



した BST 表面には、誘電率の小さな Ba と Sr のフッ 化物が形成される.その結果,BST 膜の見かけの誘電 率は、成膜直後のそれより大幅に低下する.このよう な見かけの誘電率の低下は、BST 膜表面が有機物で汚 染されていても起こる.図 8 に示したエッチング前の BST の比誘電率は、無電界時に 400 程度と一般的な 値 (800~1000)と比べて小さいが、これは試料準備時 (例えば、リフトオフ時)に試料が汚染された可能性を 示唆している.一つの可能性として、Ar スパッタエッ チングによって汚染層が除去され、また、電極を再形 成した際は汚染が起こらず、その結果、図 8(b)に示 したように比誘電率が 1000 程度に増加したと考える と、実験結果を説明できる.ただし、Ar スパッタエッ チングは BST 表面に物理的ダメージを与え、 $\tan \delta$ も 同時に増加させることに注意しなくてはならない.

以上のことから, BST 膜の見かけの誘電率低下を 防ぐためには, BST 表面を清浄に保ち, かつフッ素 系ガスのプラズマにさらさないことが必要である.ま た,イオン衝撃にさらすことも,損失増大を防ぐため に避けなくてはならない.

#### 4.2 改善プロセスの提案と検証

## 4.2.1 改善プロセス

以上に述べたことから,BST が SF<sub>6</sub>/Ar プラズマ にさらされる図 3 (c-2) の工程を改善する必要がある. ここでの問題は、シード層である TiO<sub>x</sub>/Pt を RIE に よって全面的に除去することであり、図 9 に示すよう に工程を改善すればよいと考えられる.改善の要点は、 シード層を全面的に除去するのではなく、パターニン



(a) SF<sub>6</sub>/Ar を用いた RIE 前後での測定結果 (a) Measurement results before and after RIE with SF<sub>6</sub>/Ar.





- 図 8 エッチング前後での BST 膜の比誘電率と誘電正接 の印加電界依存性
- Fig. 8 Electric field dependency of dielectric constant and  $\tan \delta$  of BST film before and after etching.

グして可変容量の上部電極として利用することである. 以下に変更点を具体的に述べる.

まず,図 3 (a-2) の工程で,BST のパターニング を Ar/CHF<sub>3</sub> を用いた RIE からウェットエッチング に変更する.エッチャントには HF,NH<sub>4</sub>F,HNO<sub>3</sub>, H<sub>2</sub>O を 3:14:8:75 の重量比で混合したものを 用い[13],マスクには 1 $\mu$ m 厚のポジフォトレジスト (OFPR-800,東京応化工業)を用いる.この変更に よって、シード層である TiO<sub>x</sub>/Pt はエッチングされ ずに残るが,a-3 の工程で作製する電極の形状変更と 合わせ、可変容量の電気的接続を容易にする.後の下 部電極をリフトオフ法によって 200 nm 厚の Au で形 成した後,接合用樹脂を塗布した状態が図 9 の上に示 すものである.



- 図 9 BST へのダメージを防ぐために改善したトランス ファプロセス
- Fig. 9 Transfer process improved to avoid damage to BST.

次に、c-1 の工程と同様に BST を成膜した Si 基板 とダミー回路基板とを接合する. 続いて BST を成膜 した Si 基板を除去するところまでは同じであるが, 既に述べたようにシード層である TiO<sub>x</sub>/Pt 層は全面 除去せず,これをパターニングして上部電極とする. シード層のパターニングは、4 $\mu$ m 厚のポジフォトレ ジスト (OFPR-800,東京応化工業)をマスクにして, Ar/CHF<sub>3</sub>を用いた RIE によって行う.これによって 図 9 の下に示す構造が得られる.以降,ダミー回路基 板との電気的接続は従前の工程で可能である.

4.2.2 実験結果

図 10 に改善プロセスの検証のために作製したデバ イスを示す.また、図11に、検証デバイス作製前後で の比誘電率の印加電界依存性を示す.検証デバイス作 製前,つまり電極を形成しただけの BST 膜と比較し て、検証デバイスで測定された比誘電率は10~20%の 低下に留まった. 電界印加による比誘電率の変化率に も  $tan \delta$  にも顕著な変化は見られない。 $-100 \, kV/cm$ 付近に見られる tan δ の急激な変化の原因は不明であ るが、可変容量両側の電極材料が Pt, Au と異なるこ とが、印加電界方向による特性の違いに影響している 可能性がある [14]. 以上の結果から,提案した改善プ ロセスが有効であることを実証できた.なお、BSTの 誘電率は膜応力にも影響されることが知られており、 BST を成膜した Si 基板を除去したことによって、1~ 2GPaの引張応力が解放され、誘電率が検証デバイス 作製前後で変化した可能性もある.







図 11 検証用可変容量と電極を形成しただけの BST 膜の比誘電率と誘電正接の印加電界依存性

# 5. む す び

BST を用いた可変容量を集積回路上に形成するた めに,別の Si 基板に高温成膜した BST をポリイミド を介して集積回路基板に接合し,Si 基板を除去するこ とによって,BST 膜を集積回路基板にトランスファす るプロセスを開発した.本研究では,実際の集積回路 基板の代わりにダミー回路基板を用いたが,開発した プロセスは集積回路基板上でも実施しうるものである.

最初に作製した可変容量は,作製途中で BST 膜が SF<sub>6</sub>/Ar プラズマにさらされたことによって,BST 膜 表面に誘電率の低い Baと Sr のフッ化物が形成された と考えられる.その結果,BST 膜の見かけ上の誘電率 が大きく低下した.この問題について実験的検証と考

Fig. 11 Electric field dependency of dielectric constant and tan  $\delta$  of test variable capacitor and as-deposited BST film.

察を行い,それに基づいて一部の工程を改善した.改善プロセスでは,BST 膜の誘電率の顕著な低下は見られず,研究目的を達することができた.

開発した集積化プロセスは,BST 以外の機能性材 料にも適用可能であり,様々なデバイスの機能集積化 や小形化に資すると期待される.

謝辞 本研究は,最先端研究開発支援プログラム 「マイクロシステム融合研究開発」(中心研究者:江刺 正喜)の一環として実施した.本研究に対して多大な 支援を頂いた村田製作所の木村哲也氏に感謝致します.

#### 文

献

- T. Yasue, T. Komatsu, N. Nakamura, K. Hashimoto, H. Hirano, M. Esashi, and S. Tanaka, "Wideband tunable Love wave filter using electrostatically actuated MEMS," Sens. Actuators A, vol.188, pp.456– 462, 2012.
- [2] X. Zhu, J. Zhu, S. Zhou, Z. Liu, N. Ming, S. Lu, H.L.-W. Chan, and C.-L. Choy, "Recent progress of (Ba,Sr)TiO<sub>3</sub> thin films for tunable microwave devices," J. Electr. Mater., vol.32, no.10, pp.1125–1134, 2003.
- [3] S. Gevorgian and A. Vorobiev, "Substrates, varactors and passive components," in Ferroelectrics in Microwave Devices, Circuits and Systems Engineering Materials and Processes, pp.115–173, Springer-Verlag, Berlin, 2009.
- [4] I.P. Koutsaroff, T.A. Bernacki, M. Zelner, A. Cervin-Lawry, T. Jimbo, and K.K. Suu, "Characterization of thin-film decoupling and high-frequency (Ba,Sr)TiO<sub>3</sub> capacitors on Al<sub>2</sub>O<sub>3</sub> ceramic substrates," Jpn. J. Appl. Phys., vol.43, no.9B, pp.6740– 6745, 2004.
- [5] J.S. Cross and I.P. Koutsaroff, "Review on ferroelectric thin film devices: Fundamental aspects and integration challenges," 耐火物, vol.62, no.4, pp.162–174, 2010.
- [6] N.K. Pervez, P.J. Hansen, and R.A. York, "High tunability barium strontium titanate thin films for rf circuit applications," Appl. Phys. Lett., vol.85, no.19, pp.4451–4453, 2004.
- [7] K.-I. Park, S.Y. Lee, S. Kim, J. Chang, S.-J.L. Kang, and K.J. Lee, "Bendable and transparent barium titanate capacitors on plastic substrates for high performance flexible ferroelectric devices," Electrochem. Solid-State Lett., vol.13, no.7, pp.G57–G59, 2010.
- [8] H. Hirano, T. Kikuta, M. Esashi, and S. Tanaka, "Thin film transfer technology for tunable SAW filter using integrated ferroelectric varactors," 2011 IEEE International Ultrasonics Symposium, pp.1960–1963, Orlando, Florida, USA, Oct. 2011.
- [9] Y. Shen, S. Ebadi, P. Wahid, and X. Gong, "Tunable and flexible Barium Strontium Titanate (BST)

varactors on Liquid Crystal Polymer (LCP) substrates," 2012 IEEE International Microwave Symposium, Montreal, Quebec, Canada, June 2012.

- [10] T. Matsumura, M. Esashi, H. Harada, and S. Tanaka, "Multi-band radio-frequency filters fabricated by using polyimide-based membrane transfer bonding technology," J. Micromech. Microeng., vol.20, 095027, 2010.
- [11] S.-K. Choi, D.-P. Kim, C.-I. Kim, and E.-G. Chang, "Damage in etching of Ba, SrTiO<sub>3</sub> thin films using inductively coupled plasma," J. Vac. Sci. Technol. A, vol.19, no.4, pp.1063-1067, 2001.
- [12] P.-S. Kang, K.-T. Kim, D.-P. Kim, and C.-I. Kim, "Study of reduction of (Ba<sub>0.6</sub>,Sr<sub>0.4</sub>)TiO<sub>3</sub> thin films etched in Ar/CF<sub>4</sub>," J. Vac. Sci. Technol. A, vol.21, no.4, pp.1469–1474, 2003.
- [13] R.T. Zhang, C.R. Yang, A. Yu, B. Wang, H.J. Tang, H.W. Chen, and J.H. Zhang, "Wet chemical etching method for BST thin films annealed at high temperature," Appl. Surf. Sci., vol.254, no.21, pp.6697–6700, 2008.
- [14] S.-T. Chang, J.Y.-M. Lee, "Electrical conduction mechanism in high-dielectric-constant (Ba<sub>0.5</sub>,Sr<sub>0.5</sub>) TiO<sub>3</sub> thin films," Appl. Phys. Lett., vol.80, no.4, pp.655-657, 2002.

(平成 24 年 9 月 4 日受付, 12 月 21 日再受付)



## 森脇 政仁

2010 東北大・工・機械知能・航空工学 卒.2012 同大大学院工学研究科ナノメカ ニクス専攻博士課程前期2年の課程了.修 士論文研究として本研究に従事.2012か ら大日本印刷(株)研究開発センター次世 代 MEMS 研究所に勤務.



# 掘露伊保龍

Ivoyl P. Koutsaroff is a Chief Research Engineer at Technology & Business Development Unit, Murata Manufacturing Co., Ltd. in Kyoto, Japan. He received his M.Sc. degree in applied physics from Sofia University in 1986,

and his Ph.D. degree in Condensed Matter Physics from Sun Yat-Sen University and Institute of Semiconductors in 1993. He has held research and development positions at the University of Toronto, Canada, and ETL, AIST in Tsukuba. Prior to joining Murata in 2005, since 1998, he had held several engineering positions in Canadian microelectronic industry, where he has been engaged in manufacturing and development related primarily to the (Ba,Sr)TiO<sub>3</sub> thin film decoupling and tunable capacitors. He has authored more than 60 publications in the ferroelectric thin film field, and holds a dozen patents.



# 門田 道雄 (正員:フェロー)

東北大学大学院電気通信工学研究科了 後,1974 村田製作所に入社.1994 工博. 同社元フェロー.現顧問.弾性表面波を用 いた種々のデバイスの開発と実用化に従 事.それらの業績に対して大河内記念技術 賞(1994,2003,2011),紫綬褒章(2005),

IEEE Outstanding Paper Award (2010),市村産業賞本賞 (2011) ほか多数受賞. IEEE フェロー. 2007~2008 IEEE UFFC 日本支部長. 2008 日本音響学会関西支部支部長.



# 江刺 正喜 (正員)

1971 東北大・工・電子工学卒.1976 同 大大学院博士課程了.工博.同年より東北 大学工学部助手,1981 助教授,1990 より 教授となり,同大学院工学研究科付属マイ クロ・ナノマシニング研究教育センター長 等を経て,現在,東北大学原子分子材料科

学高等研究機構教授,兼マイクロシステム融合研究開発セン ター長. 2004~2006 仙台市地域連携フェローほか,公職を歴 任. 半導体センサ,マイクロマシニングによる集積化システ ム, MEMS などの研究に従事.著書「半導体集積回路設計の 基礎」,培風館 (1981) ほか多数.河北文化賞 (2005),紫綬褒 章 (2006) ほか多数受賞.



## 田中 秀治

1996年4月日本学術振興会特別研究員. 1999年3月東京大学大学院工学系研究科 産業機械工学専攻博士課程了.1999年4 月東北大学大学院工学研究科助手.2001年 4月同講師.2003年4月同助教授.2004 年1月~2006年3月科学技術振興機構研

究開発戦略センターフェロー(兼務). 2006 年 4 月同特任フェ ロー. 博士(工学). 2010 年 9 月~2011 年 3 月ルーベンカト リック大学客員教授として IMEC に滞在. 科学技術分野の文 部科学大臣表彰若手科学者賞(2009), ドイツ・イノベーショ ン・アワード(2012) ほか 7 件受賞. 集積化技術, MEMS パッ ケージング技術, RF MEMS, Power MEMS, 過酷環境向け MEMS などの研究に従事.